FPGA関連

verilog-HDL 簡易文法書
（2013年3月11日公開）
（2013年6月17日改訂版公開）
（2013年7月8日誤表記修正版公開）・・・P12「(count == 9999'd0)」を「(count == 14'd9999)」に修正

Atlys最適化Verilogサンプル回路集
（2013年4月29日公開）
[クロックジェネレーター]　　[イネーブルジェネレーター]
[チャタリング除去]　　[立上がりワンショット]　　[立下がりワンショット]

ブラックジャック
（2014年4月13日公開）
トランプゲームのやつ。もう一度遊ぶときは更新ボタンで。